

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2004 年 12 月 29 日 (29.12.2004)

PCT


(10) 国際公開番号
WO 2004/114415 A1

- (51) 国際特許分類⁷: H01L 29/82, 27/105
(21) 国際出願番号: PCT/JP2004/009226
(22) 国際出願日: 2004 年 6 月 23 日 (23.06.2004)
(25) 国際出願の言語: 日本語
(26) 国際公開の言語: 日本語
(30) 優先権データ:
特願2003-179726 2003 年 6 月 24 日 (24.06.2003) JP
(71) 出願人 (米国を除く全ての指定国について): 独立
行政法人科学技術振興機構 (JAPAN SCIENCE AND
TECHNOLOGY AGENCY) [JP/JP]; 〒3320012 埼玉県
川口市本町 4-1-8 Saitama (JP).
(72) 発明者; および
(75) 発明者/出願人 (米国についてのみ): 笠井 秀明 (KA-
SAI, Hideaki) [JP/JP]; 〒5600085 大阪府豊中市上新田
4-4-22-320 Osaka (JP). 中西 寛 (NAKAN-
ISHI, Hiroshi) [JP/JP]; 〒5690025 大阪府高槻市藤の
里町 22-10 Osaka (JP). 岸 智弥 (KISHI, Tomoya)
[JP/JP]; 〒6638122 兵庫県西宮市小曾根町 3-8-
17 Hyogo (JP).
(74) 代理人: 平山 一幸 (HIRAYAMA, Kazuyuki); 〒
1600022 東京都新宿区新宿 2-3-10 新宿御苑
ビル 6 階 Tokyo (JP).
(81) 指定国 (表示のない限り、全ての種類の国内保護が
可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR,
BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM,

[続葉有]

(54) Title: SURFACE SPINTRONICS DEVICE

(54) 発明の名称: 表面スピントロニクスデバイス



(57) Abstract: A spintronics device of a spin conduction element, a spin switching element and a spin memory element, which are based on a novel operational principle, comprises a magnetic atomic film (13) deposited on the surface of a solid crystal (12), and drain (14) and source (15) electrodes formed at two respective positions on the magnetic atomic film, wherein a system-spin-divided surface electronic state band formed by the surface of the solid crystal (12) and magnetic atomic film (13) is used to provide a spin polarization current. The electrons of a spin of a particular direction are implanted from the source electrode (15) in advance to control the magnetization direction of the magnetic atomic film (13) so that the conduction of the implanted electrons can be turned on and off. A spin memory element can be realized in which the magnetization holding function of the magnetic atomic film (13) is utilized in such a manner that a control of the magnetization direction of the magnetic atomic film (13) serves as an information write operation and that a detection of conductive/cutoff state between the source (15) and drain (14) electrodes serves as a read operation.

(57) 要約: 新規の動作原理に基づいたスピン伝導素子、スピンスイッチング素子及びスピンメモリー素子のスピントロニクスデバイスで、固体結晶 (12) の表面上に積層した磁性原子薄膜 (13) と、

[続葉有]



DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告書

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG,

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

磁性原子薄膜上の2箇所に設けたドレイン電極(14)とソース電極(15)とからなり、固体結晶(12)の表面と磁性原子薄膜(13)とで形成される系のスピン分裂した表面電子状態バンドを用いることにより、スピン偏極電流が得られる。あらかじめソース電極(15)から特定の方向のスピン電子を注入し、磁性原子薄膜(13)の磁化方向を制御することにより、注入された電子の伝導をon/offできる。磁性原子薄膜(13)の磁化保持機能を利用して、磁性原子薄膜(13)の磁化方向制御を情報書き込み操作、ソース電極(15)とドレイン電極(14)間の導通/遮断状態の検出を読み出し操作とするスピンメモリー素子が実現できる。

明 細 書

表面スピントロニクスデバイス

技術分野

本発明はスピントロニクス（スピンエレクトロニクス）デバイスに関し、詳しくは、スピン伝導素子、スピンスイッチング素子及びスピンメモリー素子に関する。

背景技術

これまでのエレクトロニクスは電子の電荷に基礎をおいたものである。しかしながら電子は電荷の他にスピンという属性を有しており、電子の電荷に基礎をおいたエレクトロニクスに限界が見え始めた近年、電子のスピンに基礎をおいたエレクトロニクス、すなわちスピントロニクス（Spintronics）の研究開発が急速に進められている。

例えば、スピンを利用したデバイスとしてGMR（Giant Magnet o Resistance）素子があり、この素子は磁気ハードディスクメモリーの読み取り素子として実用化され、磁気ハードディスクメモリーの今日の記憶容量を可能にした。また、第三世代スピントロニクスデバイスとしてTMR（Tunnel Magneto Resistance）効果を用いたMRAM（Magneto Resistive Random Access Memory）がある。MRAMは、低消費電力、高速読み書き、高集積な次世代不揮発性メモリーとして実用化されつつある。

しかしながら、スピントロニクスにおいては、従来のエレクトロニクスにおける電流を流す導線、及び電流をon/offするFET素子に対応する、スピン流（スピン偏極電流）を流すスピン伝導素子、並びにスピン流をon/offするスピンスイッチング素子が未だ実現されていない。たとえば、強磁性金属から半導体へのスピン注入を利用することが提案されているが、半導体への注入に際してスピン情報が失われるという課題を有し未だ実用化のめどが立っていない。

本発明は、上記課題に鑑み、新規の動作原理に基づいてスピン流を流す働きをもつ表面スピントロニクスデバイス・スピン伝導素子、スピン流を低消費電力かつ、高速、高効率に on/off する表面スピントロニクスデバイス・スピンスイッチング素子、並びにそれを利用した表面スピントロニクスデバイス・スピンメモリー素子を提供することを目的とする。

発明の開示

上記目的を達成するために本発明の表面スピントロニクスデバイス・スピン伝導素子は、固体結晶表面と、固体結晶表面上に積層した磁性原子薄膜と、この磁性原子薄膜上の 2 箇所設けた電極とからなり、固体結晶表面と磁性原子薄膜とからなる系に形成されるスピン分裂した表面電子状態バンドを利用しスピン流を流すことを特徴とする。固体結晶表面は、表面射影ギャップをもつ非磁性体結晶表面であり、たとえば、銅 (111) 面であれば好ましく、あるいは、水素終端処理した共有結合性結晶表面であってもよく、磁性原子薄膜は、厚さが 1 から数原子層の磁性原子薄膜で、たとえば鉄原子であれば好ましい。

この構成によれば、磁性原子薄膜の磁化の方向により、伝導に寄与できる表面電子状態バンドのスピンの向きが定まり、この方向のスピン流のみを流すスピン伝導素子となる。

また、このスピン伝導素子を利用して電極からアップスピンの電子またはダウンスピンの電子のみを供給するならば、供給された電子のスピン方向と伝導に寄与できる表面電子状態バンドのスピン方向が一致すればスピン流が流れ、一致しなければ流れない。磁性原子薄膜の磁化の方向を制御することにより、表面電子状態バンドのスピン方向を、供給した電子のスピン方向と一致させる、または一致させないことにより、スピン流の on/off のスイッチングを行うことができ、スピンスイッチング素子の実現できる。伝導に寄与できる表面電子状態バンドは、アップスピンの電子状態及びダウンスピンの電子状態のどちらか一方だけの状態にすることが可能で、スピン流の on/off を 100% の効率で行うことができる。このスピン伝導素子はスピントロニクスにおける論理回路の基本単位素子として使用できるのみならず、磁気抵抗素子として使用すれば抵抗変化率

が無限大の磁気抵抗素子を実現することができる。また磁性原子薄膜の磁化方向は上記磁化方向の制御の後、再び次の制御を施すまでは、その状態を保持するため、スピンメモリー素子を実現することができる。

本発明の表面スピントロニクスデバイス・スピンスイッチング素子および表面スピントロニクスデバイス・スピンメモリー素子は、磁性原子薄膜の磁化方向を制御するために、以下の構成を有している。

すなわち、本発明の表面スピントロニクスデバイス・スピンスイッチング素子および表面スピントロニクスデバイス・スピンメモリー素子は、一態様として、磁性原子薄膜に近接した側縁に導線を有し、この導線に電流を流して導線周りに発生する磁場を利用して、磁性原子薄膜の磁化方向を反転および正転することを特徴とする。

また他の態様として、本発明の表面スピントロニクスデバイス・スピンスイッチング素子および表面スピントロニクスデバイス・スピンメモリー素子は、磁性原子薄膜に近接した側縁に配置したアップスピン源及びダウンスピン源と、このアップスピン源と磁性原子薄膜とを接続する接続部と、ダウンスピン源と磁性原子薄膜とを接続する接続部と、上記アップスピン源またはダウンスピン源のスピンを上記磁性原子薄膜に注入する電源とを有し、上記電源の電圧を印加して、上記アップスピン源またはダウンスピン源のスピンを磁性原子薄膜に注入することにより、上記磁性原子薄膜の磁化方向を正転または反転することを特徴とする。好ましくは、前記アップスピン源およびダウンスピン源は、それぞれ、下向きおよび上向きに磁化された強磁性体であり、前記接続部は非磁性導体である。

これらの構成によれば、磁性原子薄膜の磁化方向を所望の方向に制御でき、その結果、スピン流を on/off できる。また、本発明のスピントロニクスデバイスは、固体結晶表面と磁性原子薄膜とから成る系で形成される表面電子状態バンドを利用するため、スピン流を極めて微小な領域に制限でき、その結果、素子を極めて微細にできる。さらに、スピン流を on/off させる際、1原子層から数原子層の磁性原子薄膜の磁化スピンを反転/正転させるのみであるから、必要なエネルギーは極めて小さく、究極の省エネルギー性能が実現される。

図面の簡単な説明

図1は、銅（111）面の電子状態のバンド構造を示すグラフである。

図2は、銅（111）面上に鉄一原子層を積層した系の電子状態のバンド構造の計算機実験結果を示すグラフである。

図3は、Si（001）面に、及び、表面を水素終端したSi（001）面に鉄原子を吸着させた場合の表面構造の計算機実験結果を、結晶構造断面模式図として示したものであり、（a）はSi（001）面に鉄原子を吸着させた場合、（b）は表面を水素終端したSi（001）面に鉄原子を吸着させた場合を示している。

図4は、本発明の表面スピントロニクスデバイス・スピン伝導素子の構成を示す概略斜視図である。

図5は、磁化正転・反転手段の第一の機構を備えた本発明の表面スピントロニクスデバイス・スピンスイッチング素子の構成を示す概略斜視図である。

図6は、磁化正転・反転手段の第一の機構における磁化反転の原理を示す図である。

図7は、磁化正転・反転手段の第二の機構を備えた本発明の表面スピントロニクスデバイス・スピンスイッチング素子の構成を示す概略斜視図である。

発明を実施するための最良の形態

本発明は以下の詳細な説明及び本発明の実施例を示す添付図面によって、よりよく理解されるものとなろう。なお、添付図面に示す実施例は本発明を特定又は限定するものではなく、説明及び理解を容易とするためだけのものである。

以下、本発明の最良の実施の形態を図面に基づいて詳細に説明する。

先ず、本発明の理解を容易にするため、表面スピントロニクスデバイス・スピン伝導素子について詳細に説明する。固体結晶表面上に積層した磁性原子薄膜（ここでは、固体結晶表面に銅（111）面、磁性原子薄膜として鉄一原子層薄膜を例として説明するが、これに限定するものではない。）に形成されるスピン分裂した表面電子状態バンドについて説明する。

但し、本発明の表面スピントロニクスデバイスは、以下に説明する構成に限定

されることを意図したものではない。上記スピン分裂した表面電子状態バンドを利用したスピントロニクスデバイスである限り、本願発明に係る表面スピントロニクスデバイスに包含され得るものと捉えられる。

図1の(a)は、銅(111)面の表面電子状態バンドを示す図である(Andrew Zangwil (Georgia Institute of Technology) 著, 「Physics at Surface」, Cambridge University Press, New York New Rochelle Melbourne Sydney. 参照)。図の横軸は表面内 Γ 点からM点へ向かう波数であり、縦軸は電子のエネルギーを示す。図1(b)に示す六角形は、銅(111)面のブリュアンゾーンを表し、図中の記号 Γ 、M、Kは上図の波数の波数空間での方向を示している。

図1(a)において、斜線部は銅バルクの結晶のバンド構造を(111)面に射影したものであり、この波数及びこのエネルギー領域には連続的に電子状態が存在することを示す。この斜線部分にもし電子がいたとすれば、その電子は結晶全体に拡散する。斜線のない部分は表面射影ギャップと呼ばれ、この領域に相当する波数及びエネルギーを持つ電子はバルク結晶中に存在できないことを示す。点線は、銅(111)面の表面電子状態バンドを示し、特に表面射影ギャップ中の点線部分の表面電子状態は、対応する波数とエネルギーをもつバルク結晶の電子状態との交わりが無い場合、この波数及びエネルギーを持つ電子は、表面に原子スケールで局在したままになる。実際、このような表面局在状態は、その存在が確認されており(H. C. Manoharan, C. P. Lutz & D. M. Eigler 著, 「Quantum mirages formed by coherent projection of electronic structure」, Nature Vol. 403, pp. 512-515, 2000年参照)、本発明は、この表面を伝搬する電子のエネルギー状態を利用するものである。

図2は、本発明者らによってなされた銅(111)面に鉄原子薄膜を一層分積層した系のバンド構造の第一原理計算結果を示す図である。第一原理計算とは、“相互作用する多電子系の基底状態のエネルギーは電子の密度分布により決めら

れる”ことを示した密度汎関数理論を基にした計算手法である (P. Hohenberg and W. Kohn, Phys. Rev. 136, B864 (1964)、W. Kohn and L. J. Sham, Phys. Rev. 140, A1133 (1965)、又は、藤原毅夫著「固体電子構造」朝倉書店発行第3章を参照)。第一原理計算によれば、物質の電子構造を経験的パラメータ無しに定量的に議論できるようになり、実際、多くの実証によりその有効性が示されている。第一原理計算の中でも現在もっとも精度の高い、一般密度勾配近似法を用いて計算した。

図2において、◆で示した曲線は、多数スピンの電子バンドであり、□で示した曲線は少数スピンの電子バンドである。多数スピン及び少数スピンとは、系に含まれているアップスピンを持つ電子とダウンスピンを持つ電子の内、数の多い方の電子の持つスピンを多数スピン、少ない方の電子の持つスピンを少数スピンという。したがって、差し引きした全体のスピンの方向は、多数スピンの方向となる。また、軌道磁気モーメントの寄与が小さい場合、磁化の方向は全体のスピンの向きと反対であるため、この系の磁化方向は少数スピンの方向となる。図示した電子状態バンドの内、少数スピンの表面電子状態バンドS1, S2を実線の円で、多数スピンの表面電子状態バンドS3, S4を点線の円で示した。少数スピンの表面電子状態バンドとは、この場合の表面である磁性原子薄膜層近傍に、表面垂直方向に原子スケールで局在する少数スピンをもつ表面電子状態バンドであり、多数スピンの表面電子状態バンドとは、磁性原子薄膜層近傍に、表面垂直方向に原子スケールで局在する多数スピンを持つ表面電子状態バンドである。

図2に示すように、この系では、スピン分裂が起き、多数スピンの電子状態と少数スピンの電子状態とはエネルギーが異なる。表面電子状態バンドにおいてもスピン分裂が起き、少数スピンの表面電子状態バンドS1, S2と多数スピンの表面電子状態バンドS3, S4は、異なるエネルギー領域に形成される。また、その中でもS1, S2は、表面射影ギャップ中にも存在するので、表面を伝搬する電子のエネルギー状態として利用できる。すなわち、表面射影ギャップ中にある少数スピンの表面電子状態バンドS1またはS2は、その状態を占めることができる電子のスピンからのみ成るスピン流を表面に流すことに利用できる。

なお、少数スピンの表面電子状態バンドS1またはS2を占有する電子のスピ
ンがアップスピンかダウンスピンかは、上記磁性原子薄膜の磁化の方向によって
決まる。

厚さが1原子層から2原子層の鉄原子薄膜の磁化容易軸は、薄膜面に垂直であ
り、磁化は表面に対して上向きか下向きとなる（J. Shen, J. P. Pie
rce, E. W. Plummer & J. Kirschner著, 「The
effect of spatial confinement on mag
netism: films, stripes and dots of Fe
on Cu(111)」 JOURNAL OF PHYSICS: Conde
nsed Matter誌 Vol. 15, R1-R30, 2003年参照）。

鉄原子薄膜の磁化が上向きの時（このとき、多数スピンはダウンスピンで、少
数スピンはアップスピンである。この状態を正転とする。）、少数スピンの表面
電子状態バンドであるS1とS2には、アップスピンの電子のみが占めることが
できる。すなわち、この場合、S1またはS2へ注入でき、表面を伝搬させるこ
とができる電子はアップスピンの電子のみである。逆に、鉄原子薄膜の磁化が下
向きの時（このとき、多数スピンはアップスピンで、少数スピンはダウンスピン
である。この状態を反転とする。）、ダウンスピンの電子のみがS1とS2を占
めることができる。すなわち、この場合、S1またはS2へ注入でき、表面を伝
搬させることができる電子はダウンスピンの電子のみである。これを利用して、
アップスピン及びダウンスピンの何れか一方の電子を表面に流すことができ、完
全スピン偏極した電流、すなわちスピン流を流すことができる。

ところで、上記のようなスピン分裂した表面電子状態バンドを形成するため
には、表面射影ギャップをもつ非磁性体結晶表面の構造を壊さずに磁性原子薄膜を
形成することが必要である。銅（111）面に鉄原子薄膜をレーザーMBE法に
より堆積した場合には、銅（111）面の結晶構造を破壊することなく鉄原子薄
膜を形成できることが報告されている（J. Shen, J. P. Pierce,
E. W. Plummer & J. Kirschner著, 「The effe
ct of spatial confinement on magneti
sm: films, stripes and dots of Fe on C

u (111)」 JOURNAL OF PHYSICS: Condensed Matter 誌 Vol. 15, R1-R30, 2003年を参照)。表面射影ギャップをもつ他の非磁性体結晶として、Si (シリコン) 単結晶がある。しかしながら、従来は、Si等の共有結合性結晶表面では、鉄原子が共有結合性結晶表面原子を剥がしてシリサイドを形成するために、結晶表面構造を壊さずに鉄原子薄膜を形成することは困難とされていた。

本発明者らは、Si (001) 面を水素終端してから、鉄原子を堆積することによって、Si (001) 面を壊さずに鉄原子薄膜を形成できることを、計算機実験によって見いだした。以下に計算機実験結果を示す。計算方法は、上記した、密度汎関数理論を基にした電子状態計算法の第一原理計算である。

図3は、Si (001) 面に、また、表面を水素終端したSi (001) 面に鉄原子を吸着させた場合の表面構造の計算機実験結果を、結晶構造断面模式図として示したものであり、(a) はSi (001) 面に鉄原子を吸着させた場合、(b) は表面を水素終端したSi (001) 面に鉄原子を吸着させた場合を示している。図3 (a) から、Fe原子が表面Si原子の配列を変形してSi原子と結合していることがわかり、Si (001) 面に直接鉄原子を吸着させるとSiの表面結晶構造が壊れることがわかる。一方、図3 (b) から、表面Si原子のダイマー構造が保持されていることがわかり、表面を水素終端したSi (001) 面に鉄原子を吸着させた場合には表面の結晶構造を壊すことなく、鉄原子がSiと結合することがわかる。従って、表面を水素終端したSi (001) 面は、本発明のスピン트로ニクス・デバイスの表面射影ギャップをもつ非磁性体結晶表面として使用することができる。

特に、Si (001) 面は、現在のエレクトロニクスで、集積回路を作製するSiウェハーの主要な面であるので、本発明のスピン트로ニクスデバイスをSi面に構築できることは、従来のエレクトロニクス回路とスピン트로ニクス回路とのハイブリッド化を容易にするという利点がある。

次に、本発明に係る表面スピン트로ニクスデバイス・スピン伝導素子の好適な一実施の形態を図4を参照しつつ説明する。図4において、表面スピン트로ニクスデバイス・スピン伝導素子10は、基板11と、固体結晶12と、磁性原子薄

膜13と、一对の電極であるドレイン電極14及びソース電極15とから構成される。基板11は、その上に形成される固体結晶12等を支持するためのものであって、絶縁材料から構成される。特に限定するわけではないが、固体結晶が銅の場合、酸化アルミニウム等が適当であると考えられる。

磁性原子薄膜13は、表面射影ギャップをもつ固体結晶12の表面に、1原子層または数原子層の膜厚となるように形成されており、この系には表面射影ギャップ中にスピン分裂した表面電子状態バンド(S1、S2)が存在する。なお、図示の場合、磁性原子薄膜13は、矩形に描かれているが、従来のエレクトロニクスの集積回路のパターンと同様に、スピントロニクスのスピン流回路を形成する任意の形状パターンをとることが可能である。

ドレイン電極14及びソース電極15は、磁性原子薄膜上の二箇所に設置される。電極の接触形態として、図には、走査トンネル顕微鏡(STM)の探針の形状を有する電極の接触形態を例として示したが、この図のようにSTMの通常の使用におけるトンネル接触、すなわち磁性原子薄膜の表面へ探針を近づける点接触でも良く、また、通常の電極を貼り付ける接触方法でも構わない。磁性原子薄膜13とソース電極15の間に、表面電子状態バンドのエネルギーに対応するバイアス電圧をかけることにより、表面電子状態バンドの電子のスピンと同じ方向のスピンをもつ電子のみを、ソース電極15から原子薄膜13へ注入することができる。注入された電子は、ソース電極15より電位を高くしたドレイン電極14にて取り出される。このようにして、表面電子状態バンドの電子のスピン方向と同じスピンの電子が、ソース電極15から磁性原子薄膜13を通してドレイン電極14へ流れる。

したがって、固体結晶表面上の磁性原子薄膜の系において、アップスピンもしくは、ダウンスピンのどちらか一方の電子のみを流す、完全スピン偏極電流、スピン流の伝導素子が可能になる。このようにして、表面スピントロニクスデバイス・スピン伝導素子10は、スピン伝導体として機能させることができる。さらに、磁性原子薄膜の磁化の方向により伝導する電子のスピン方向が決定されるため、ソース電極15から送り込む電子のスピンを別の表面スピントロニクスデバイス・スピン伝導素子等においてあらかじめ、完全スピン偏極しておけば、磁性

原子薄膜の磁化方向を正転／反転することにより、スピン流の伝導を on/off することができる。

次に、本発明に係る表面スピントロニクスデバイス・スピンスイッチング素子の好適な一実施形態を図5を参照しつつ説明する。図5に示した磁性原子薄膜の磁化を正転／反転させる第一の機構を組み込んだ表面スピントロニクスデバイス・スピンスイッチング素子16は、表面スピントロニクスデバイス・スピン伝導素子10の構成に、磁化正転・反転手段20を付加した構成である。

第一の磁化正転・反転手段は、二つの電流ライン21, 22と、これらの電流ライン21, 22の電源23と、電源23を用いて電流ライン21, 22へ個別に電流を導通させる2つのスイッチ24, 25とから構成される。

各電流ライン21と22は、ラインに電流を流した時、発生する磁場が、磁性原子薄膜13上で磁化容易軸に平行成分をもち、かつ、電流ライン21と22の発生する磁場が、磁性原子薄膜13上で互いに反対方向になるよう、電源ライン21, 22、磁性原子薄膜13、電源23を設置する。図では、電流ライン21, 22を平行に配置し電流方向を同方向とし、電源ライン21, 22の間に磁性原子薄膜13を配置した例を図示したが、これに限定されるものではない。スイッチ24は磁化正転用のスイッチであり、onされることにより、電源23から電流ライン21に電流を流す。また、スイッチ25は磁化反転用のスイッチであって、onされることにより電源23から電流ライン22に電流を流す。

このような構成の第一の磁化反転・正転手段を備えた表面スピントロニクスデバイス・スピンスイッチング素子16によれば、スイッチ24がonされることにより電源23からの電流が電流ライン21に流れる。この状態を図6(A)に示す。図6(A)は、表面スピントロニクスデバイス・スピンスイッチング素子16の電流ライン21に垂直な断面内の磁場分布を示しており、磁性原子薄膜13上に上向き磁場H1が印加されることがわかる。これにより、磁性原子薄膜13は、上向きに磁化されるようになる。この後、スイッチ24がoffされても、磁性原子薄膜13の磁化保持特性により、上向きに磁化された状態、即ち、磁化正転状態が保持される。

したがって、スイッチ24がonされた後、この状態では、磁性原子薄膜表面

13の表面電子状態バンドを通して、ソース電極15からドレイン電極14へは、アップスピンの電子のみが伝搬可能となる。ソース電極15からアップスピンの電子のみが供給される場合、表面スピントロニクスデバイス・スピンスイッチング素子16は導通状態となる。ソース電極15からダウンスピンの電子のみが供給される場合、表面スピントロニクスデバイス・スピンスイッチング素子16は遮断状態となる。

次にスイッチ24がoffされ、スイッチ25がonされることにより、電源23からの電流は、電流ライン22に流れる。この状態を図6(B)に示す。図6(B)は、表面スピントロニクスデバイス・スピンスイッチング素子16の電流ライン22に垂直な断面内の磁場分布を示しており、磁性原子薄膜13上に下向き磁場 H_2 が印加されることがわかる。これにより、磁性原子薄膜13は、下向きに磁化されるようになる。この後、スイッチ25がoffされても、磁性原子薄膜13の磁化保持特性により、下向きに磁化された状態、即ち、磁化反転状態が保持される。

したがって、スイッチ25がonされた後、この状態では、磁性原子薄膜表面13の表面電子状態バンドを通して、ソース電極15からドレイン電極14へは、ダウンスピンの電子のみが伝搬可能となる。ソース電極15からアップスピンの電子のみが供給される場合、表面スピントロニクスデバイス・スピンスイッチング素子16は、遮断状態となる。ソース電極15からダウンスピンの電子のみが供給される場合、表面スピントロニクスデバイス・スピンスイッチング素子16は導通状態となる。

この状態から、再びスイッチ24がonされると、同様にして磁性原子薄膜の磁化は正転し、表面スピントロニクスデバイス・スピンスイッチング素子16は、アップスピンの電子のみ導通する。すなわち、ソース電極15からアップスピンの電子のみが供給される場合、表面スピントロニクスデバイス・スピンスイッチング素子16は、導通状態となる。ソース電極15からダウンスピンの電子のみが供給される場合、表面スピントロニクスデバイス・スピンスイッチング素子16は遮断状態となる。

このようにして表面スピントロニクスデバイス・スピンスイッチング素子16

は、磁化正転・反転手段の正転・反転磁場によりスピン流の導通状態、遮断状態を切り替えるスピンスイッチング素子としての機能を持つ。

図7は、磁化正転・反転手段の第二の機構を組み込んだ表面スピントロニクスデバイス・スピンスイッチング素子17を示している。表面スピントロニクスデバイス・スピンスイッチング素子17は、表面スピントロニクスデバイス・スピン伝導素子10に、第二の磁化正転・反転手段を付加した構成を有する。

第二の磁化正転・反転手段は、磁性原子薄膜13の磁化容易軸に平行かつ、互いに反対方向に磁化した2つのスピン源31, 32と、スピン源31, 32と磁性原子薄膜13間を接続する接続部31a, 32aと、磁化スピンを注入するためのバイアス電圧を印加する電源33と、そのスイッチ34, 35から構成されている。スピン源31および32は、それぞれ、磁性原子薄膜13の磁化が正転したときの磁化の向きおよび反転したときの磁化の向きと同じ向きに磁化された強磁性体から構成されている。特に限定するわけではないが、固体結晶表面12が銅(111)面、磁性原子薄膜13が鉄の一原子薄膜のときに、スピン源31は表面に対し上向きに、スピン源32は下向きに磁化された強磁性体であることが好ましい。

さらに、スピン源31またはスピン源32と磁性原子薄膜13の間にバイアス電圧を印加してスピンを注入するため、スピン源31, 32は、接続部材31a, 32aを介して磁性原子薄膜に接続されている。接続部材31a, 32aは、それぞれ対応するスピン源31, 32から磁性原子薄膜13へスピン注入を可能にするものであればよく、非磁性かつ良伝導体で、格子定数が原子薄膜13およびスピン源31, 32に近いものが好ましい。

上記スイッチ34は磁化正転用のスイッチであって、onされることにより、電源33による所定のバイアス電圧をスピン源31と磁性原子薄膜13の間に印加するようになっている。また、上記スイッチ35は磁化反転用のスイッチであって、onされることにより、電源33による所定のバイアス電圧をスピン源32と磁性原子薄膜13の間に印加するようになっている。

このような構成の、第二の磁化正転・反転手段を備えた表面スピントロニクスデバイス・スピンスイッチング素子17によれば、スイッチ34がonされるこ

とにより、バイアス電圧がスピン源 3 1 と磁性原子薄膜 1 3 の間に印加されることになり、スピン源 3 1 から正転用スピンが磁性原子薄膜 1 3 に注入される。これにより、磁性原子薄膜 1 3 は、正転方向に磁化される。その後、スイッチ 3 4 が off されても磁性原子薄膜 1 3 の磁化保持特性により正転方向に磁化された状態を保持する。

したがって、スイッチ 3 4 が on された後、この状態では、磁性原子薄膜 1 3 の表面電子状態バンドを通して、ソース電極 1 5 からドレイン電極 1 4 へは、アップスピンの電子のみが伝搬可能となる。ソース電極 1 5 からアップスピンの電子のみが供給される場合、表面スピントロニクスデバイス・スピンスイッチング素子 1 7 は導通状態となる。ソース電極 1 5 からダウンスピンの電子のみが供給される場合、表面スピントロニクスデバイス・スピンスイッチング素子 1 7 は遮断状態となる。

スイッチ 3 4 が off された後では、スイッチ 3 5 が on されることにより、バイアス電圧がスピン源 3 3 と磁性原子薄膜 1 3 の間に印加され、スピン源 3 3 から反転用スピンが磁性原子薄膜 1 3 に注入される。これにより、磁性原子薄膜 1 3 は反転方向に磁化される。その後、スイッチ 3 5 が off されても磁性原子薄膜 1 3 の磁化保持特性により反転方向に磁化された状態を保持する。

したがって、スイッチ 3 5 が on された後、この状態では、磁性原子薄膜 1 3 の表面電子状態バンドを通して、ソース電極 1 5 からドレイン電極 1 4 へ流れる電子は、ダウンスピンの電子のみ可能となる。ソース電極 1 5 からダウンスピンの電子のみが供給される場合、表面スピントロニクスデバイス・スピンスイッチング素子 1 7 は導通状態となる。ソース電極 1 5 からアップスピンの電子のみが供給される場合は、表面スピントロニクスデバイス・スピンスイッチング素子 1 7 は遮断状態となる。

スイッチ 3 5 が off された後、再びスイッチ 3 4 が on されると、同様にして磁性原子薄膜 1 3 の磁化が正転されるので、表面スピントロニクスデバイス・スピンスイッチング素子 1 7 は、アップスピンの電子のみを導通する。すなわち、ソース電極 1 5 からアップスピンの電子のみが供給される場合、表面スピントロニクスデバイス・スピンスイッチング素子 1 7 は導通状態となる。ソース電極

15からダウンスピンの電子のみが供給される場合、表面スピントロニクスデバイス・スピンスイッチング素子17は遮断状態となる。

このようにして、表面スピントロニクスデバイス・スピンスイッチング素子17は、第二の磁化正転・反転手段の磁化正転・反転用スピン注入によりスピン流の導通状態、遮断状態を切り替えることができるスピンスイッチング素子としての機能を持つ。

上記の2つの表面スピントロニクスデバイス・スピンスイッチング素子16, 17において、磁化正転・反転手段により、磁性原子薄膜の磁化を正転もしくは反転させ、磁性原子薄膜を伝搬するスピン流の導通状態および遮断状態を制御するスピンスイッチング素子としての機能を説明したが、これに限らず、磁化正転・反転を行った後、再び磁化正転・反転を行うまでの間、磁性原子薄膜の磁化方向は保持されるため、これを表面スピントロニクスデバイス・スピンメモリー素子として使用できる。すなわち、磁性原子薄膜の磁化方向を記憶情報とし、磁化正転・反転手段で情報の書き込み操作を行い、ソース電極15とドレイン電極14の間のスピン流の導通／遮断状態を検出することにより、情報の読み出し操作を行うことができる。

なお、上記説明は、本発明の例示的な実施例を説明したものであり、本発明の要旨及び範囲を逸脱することなく、実施例の種々の変更、省略、追加が可能である。従って本発明は上記の実施例に限定されるものではなく、特許請求の範囲に記載された要素によって規定される範囲及びその均等範囲を包含するものとして理解されなければならない。

産業上の利用可能性

本発明の表面スピントロニクスデバイスによれば、伝導を担う電子の状態に、固体結晶表面と積層した磁性原子薄膜との系に形成されるスピン分裂した表面電子状態バンドを利用するので、完全もしくはそれに近いスピン偏極電流、即ち、スピン流を伝搬するスピン伝導素子を実現することができる。磁性原子薄膜の磁化方向を制御することにより、伝搬できる電子のスピン方向が限定されるため、スピン流の導通／遮断状態を切り替えるスピンスイッチング素子可以实现できる。

また、磁性原子薄膜の磁化方向は、外部から制御された後、次の制御までの間保持されるため、磁性原子薄膜の磁化方向制御を書き込み操作、スピン流の導通／遮断状態の検出を読み出し操作とする、スピンメモリー素子を実現することができる。また本素子は、固体結晶表面と、固体結晶表面に積層した磁性原子薄膜との系で構成されるため、スピン流を極めて微小な領域に制限でき、その結果、素子を極めて微細にすることができる。さらに、スイッチングおよびメモリー書き込みは、その微細な領域に限定され、かつ厚さが1原子層から数原子層である磁性原子薄膜の磁化方向の反転・正転で行うため、究極の省エネルギー性を併せ持つ。よって本発明によれば、スピントロニクスにおけるスピン伝導素子、スピンスイッチング素子、スピンメモリー素子として、また極めて抵抗変化の大きい磁気抵抗素子としても利用できる。

請求の範囲

1. 固体結晶表面と、この固体結晶表面上に積層した磁性原子薄膜と、この磁性原子薄膜上の2箇所にした電極とからなり、

上記固体結晶表面と磁性原子薄膜とからなる系に形成されるスピン分裂した表面電子状態バンドを利用し、スピン流を流すことを特徴とする、表面スピントロニクスデバイス・スピン伝導素子。

2. 前記固体結晶表面は、表面射影ギャップをもつ非磁性体結晶表面であり、かつ、前記磁性原子薄膜は、厚さが1原子層から数原子層の磁性原子薄膜であることを特徴とする、請求の範囲1に記載の表面スピントロニクスデバイス・スピン伝導素子。

3. 前記非磁性体結晶表面は銅(111)面であり、前記磁性原子薄膜は鉄原子薄膜であることを特徴とする、請求の範囲2に記載の表面スピントロニクスデバイス・スピン伝導素子。

4. 前記非磁性体結晶表面は、水素終端処理した共有結合性結晶表面であり、前記磁性原子薄膜は鉄原子薄膜であることを特徴とする、請求の範囲2に記載の表面スピントロニクスデバイス・スピン伝導素子。

5. 固体結晶表面と、この固体結晶表面上に積層した磁性原子薄膜と、この磁性原子薄膜上の2箇所に設けた電極と、上記磁性原子薄膜の磁化方向を制御する手段とからなり、

上記固体結晶表面と磁性原子薄膜とからなる系に形成されるスピン分裂した表面電子状態バンドのスピン状態を上記制御手段で制御し、上記一方の電極を通して外部のスピン伝導素子から供給されるアップスピンの電子及びダウンスピンの電子の何れか一方からなるスピン流をon/offすることを特徴とする、表面スピントロニクスデバイス・スピンスイッチング素子。

6. 前記固体結晶表面は、表面射影ギャップをもつ非磁性体結晶表面であり、かつ、前記磁性原子薄膜は、厚さが1原子層から数原子層の磁性原子薄膜であることを特徴とする、請求の範囲5に記載の表面スピントロニクスデバイス・スピンスイッチング素子。

7. 前記非磁性体結晶表面は銅（1 1 1）面であり、前記磁性原子薄膜は鉄原子薄膜であることを特徴とする、請求の範囲 6 に記載の表面スピントロニクスデバイス・スピンスイッチング素子。

8. 前記非磁性体結晶表面は、水素終端処理した共有結合性結晶表面であり、前記磁性原子薄膜は鉄原子薄膜であることを特徴とする、請求の範囲 6 に記載の表面スピントロニクスデバイス・スピンスイッチング素子。

9. 前記磁性原子薄膜に近接した側縁に導線を有し、この導線に電流を流してこの導線周りに発生する磁場を利用して、前記磁性原子薄膜の磁化方向を反転および正転させる制御手段をもつことを特徴とする、請求の範囲 5 に記載の表面スピントロニクスデバイス・スピンスイッチング素子。

10. 前記磁性原子薄膜に近接した側縁に配置したアップスピン源及びダウンスピン源と、

このアップスピン源と上記磁性原子薄膜とを接続する接続部と、

上記ダウンスピン源と上記磁性原子薄膜とを接続する接続部と、

上記アップスピン源のスピンのスピン及び上記ダウンスピン源のスピンのスピンを上記磁性原子薄膜に注入する電源とを有し、

さらに、上記電源の電圧を印加して、上記アップスピン源または上記ダウンスピン源のスピンのスピンを上記磁性原子薄膜に注入することにより、上記磁性原子薄膜の磁化方向を正転または反転させる、前記磁性原子薄膜の磁化方向の制御手段をもつことを特徴とする、請求の範囲 5 に記載の表面スピントロニクスデバイス・スピンスイッチング素子。

11. 前記アップスピン源およびダウンスピン源は、それぞれ、下向きおよび上向きに磁化された強磁性体であり、前記接続部は非磁性導体であることを特徴とする、請求の範囲 10 に記載の表面スピントロニクスデバイス・スピンスイッチング素子。

12. 固体結晶表面と、この固体結晶表面上に積層した磁性原子薄膜と、この磁性原子薄膜上の 2 箇所に設けた電極と、上記磁性原子薄膜の磁化方向を制御する手段とからなり、

上記固体結晶表面と磁性原子薄膜とからなる系に形成されるスピン分裂した表

面電子状態バンドのスピンの状態を上記制御手段で制御し、上記一方の電極を通して外部のスピン伝導素子から供給されるアップスピンの電子及びダウンスピンの電子の何れか一方からなるスピン流をon/offし、かつ、上記磁性原子薄膜の磁化保持特性を利用して情報を記憶することを特徴とする、表面スピントロニクスデバイス・スピンメモリー素子。

13. 前記固体結晶表面は、表面射影ギャップをもつ非磁性体結晶表面であり、かつ、前記磁性原子薄膜は、厚さが1原子層から数原子層の磁性原子薄膜であることを特徴とする、請求の範囲12に記載の表面スピントロニクスデバイス・スピンメモリー素子。

14. 前記非磁性体結晶表面は銅(111)面であり、前記磁性原子薄膜は鉄原子薄膜であることを特徴とする、請求の範囲13に記載の表面スピントロニクスデバイス・スピンメモリー素子。

15. 前記非磁性体結晶表面は、水素終端処理した共有結合性結晶表面であり、前記磁性原子薄膜は鉄原子薄膜であることを特徴とする、請求の範囲13に記載の表面スピントロニクスデバイス・スピンメモリー素子。

16. 前記磁性原子薄膜に近接した側縁に導線を有し、この導線に電流を流してこの導線周りに発生する磁場を利用して、前記磁性原子薄膜の磁化方向を反転および正転させる、前記磁性原子薄膜の磁化方向の制御手段をもつことを特徴とする、請求の範囲項12に記載の表面スピントロニクスデバイス・スピンメモリー素子。

17. 前記磁性原子薄膜に近接する側縁に配置したアップスピン源及びダウンスピン源と、

このアップスピン源と上記磁性原子薄膜とを接続する接続部と、

上記ダウンスピン源と上記磁性原子薄膜とを接続する接続部と、

上記アップスピン源のスピン及び上記ダウンスピン源のスピンを上記磁性原子薄膜に注入する電源とを有し、


さらに、上記電源の電圧を印加して、上記アップスピン源または上記ダウンスピン源のスピンを上記磁性原子薄膜に注入することにより、上記磁性原子薄膜の磁化方向を正転または反転させる、前記磁性原子薄膜の磁化方向の制御手段をも

つことを特徴とする、請求の範囲 12 に記載の表面スピントロニクスデバイス・スピンメモリー素子。

18. 前記アップスピン源およびダウンスピン源は、それぞれ、下向きおよび上向きに磁化された強磁性体あり、前記接続部は非磁性導体であることを特徴とする、請求の範囲 17 に記載の表面スピントロニクスデバイス・スピンメモリー素子。

図 1

(a)



(エネルギー原点はフェルミエネルギーである。)

(b)




図 2





図 3

(a)



(b)




図 4




図 5





図 6

(A)



(B)





図 7



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/009226

A. CLASSIFICATION OF SUBJECT MATTER
Int.Cl⁷ H01L29/82, H01L27/105

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
Int.Cl⁷ H01L29/82, H01L27/105

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched
Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2004
Kokai Jitsuyo Shinan Koho 1971-2004 Toroku Jitsuyo Shinan Koho 1994-2004

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)
Web of Science

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	T. KISHI et al., Magnetic Properties of Fe Thin Films on Cu(111), Journal of the Physical Society of Japan, 15 December, 2002 (15.12.02), Vol.71, No.12, pages 2983 to 2985	1-18
A	G. Brown et al., Model of Fe nanostripes on Cu(111), Journal of Applied Physics, 15 May, 2002 (15.05.02), Vol.91, No.10, pages 7056 to 7058	1-18

☐ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
28 September, 2004 (28.09.04)

Date of mailing of the international search report
12 October, 2004 (12.10.04)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類 (国際特許分類 (IPC)) Int. Cl ⁷ H01L29/82 H01L27/105		
B. 調査を行った分野 調査を行った最小限資料 (国際特許分類 (IPC)) Int. Cl ⁷ H01L29/82 H01L27/105		
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2004年 日本国実用新案登録公報 1996-2004年 日本国登録実用新案公報 1994-2004年		
国際調査で使用した電子データベース (データベースの名称、調査に使用した用語) Web of Science		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	T. KISHI et al., Magnetic Properties of Fe Thin Films on Cu(111), Journal of the Physical Society of Japan, 2002.12.15, Vol.71, No.12, p.2983-2985	1-18
A	G. Brown et al., Model of Fe nanostripes on Cu(111), Journal of Applied Physics, 2002.05.15, Vol.91, No.10, p.7056-7058	1-18
<input type="checkbox"/> C欄の続きにも文献が列挙されている。 <input type="checkbox"/> パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー 「A」 特に関連のある文献ではなく、一般的技術水準を示すもの 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」 口頭による開示、使用、展示等に言及する文献 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献 「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」 同一パテントファミリー文献		
国際調査を完了した日 28.09.2004	国際調査報告の発送日 12.10.2004	
国際調査機関の名称及びあて先 日本国特許庁 (ISA/J P) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官 (権限のある職員) 小川 将之	4M 3349
電話番号 03-3581-1101 内線 3460		